4. [핵심만 알자!] 포토마스크, 어떻게 만드는데?

 

Photo mask 제작은 Direct lithography 이다.

기본적으로 모눈 종이 위에 그림 그리기와 비슷하다고 생각하면 된다. 모눈종이 눈금 =grid size일것이다.

최신 Photomask의 design grid 단위가 0.1nm 수준이다.

 

 

화소=minimum Δ of pattern size로 정의하면 Photomask 최신 설비(IMS)의 Grid size는 0.1nm 

그렇기 때문에 포토마스크의 화소는 한 100경 화소쯤 된다.

 

참고로 우리 눈이 5.7억 화소이다.

wafer를 direct writing 한다면 1-5nm 정도의 Grid 필요하다.

 

 

 

(좌) Wafer process(Mask 통한 간접 Exposure),  (우) Photomask process(Data를 직접 Exposure)

 

짧게 말하자면 일단 Design data를 Photomask의 resist에 직접(direct) Exposure 하는것으로 시작한다. Mask Writing의 주 source는 electron 이다. Laser writing도 (정말 가아아아아아끔) 쓰이나 해상력 부족하기에 잘 안쓴다.

 

Photomask 제작은 e-Beam direct Lithography(EBL) 이다.

Exposure 이외에는 wafer photo 공정과 비슷하다. 참고로 Photomask 기술을 이해하면 Photolithography 기술도 이해하기 쉽다. 다 만들고 나서 Defect Engineering으로 결함을 보고 수정할것 있으면 수정하고 다시 제작하고,,, 끝이다.

반도체랑 별반 다를건 없다. 어려워하지마십쇼!

 

Defect engineering

     -Inspection

     -Repair

     -Cleaning

     -Pellicle

 

 

본격적으로 들어가볼까? 제작 과정은 크게 Blank mask 준비, Patterning, Defect 처리 공정으로 분류한다.  

Blank mask 준비는 사실상 Blank mask 전문 업체가 제작한다. 세상에는 몰라도되는게 많다.. (응?..사실이다. 내꺼하기도 바쁘다.) 대표적인 업체가 있다. Hoya, Asahi, S&S Tech 등이 있다. Blank mask 전문업체에서 준비하는 것은 Glass기판(Qz), Cr/MoSi/ML/Resist coating 등이다

 

 

그 다음은 빈 마스크(블랭크 마스크)에 패턴을 입히는 과정이다.

Writing, Develop, Etch 공정이 필요하다.

Captive Photomask : Samsung, Intel, TSMC이고 Photomask 전문 제조업체 : DNP, Photronics 등이 다한다.

주요하게 봐야할 항목은Resist 두께, Cr 두께는 대부분 동일(wafer에 비해) 

 

[다음 포스팅에서 주요 프로세스를 전부 다시 다루겠다. 여기서 다루면 너무 길어져서...패스!]

 

자 이제 다 만들어졌다. (벌써?)

품질 및 Defect zero를 위하여 전수 검사등이 이루어 져야한다..Exposure ~ Finished에 2-3일 소요된다.

Wafer Fab.내에 Mask 사용 중 발생하는 품질 이상을 관리하는 별도 부서 존재한다. 이 선생님들에게 마스크를 넘기고 검사를 실시한다. 앞서 언급한 Defect engineering 에 해당한다.

 

다시보니 어떤가? EBL 공정은 Photolithography(반도체 공정)와 유사하다. 

그리고 Photomask에만 있는 공정은 Repair(ion beam lithography 이용), Pellicle 공정 등이 있다

 

마스크의 사이즈는 6인치 이다.

Mask size = 6” *참고 : 40-60”(디스플레이)

Mask Thickness : 1”/4 

재질 : Quartz, LTEM(low thermal expansion material)

광 차폐 : Cr, MoSi,…

일반적으로 Mask pattern은 wafer pattern의 4배이나 일부 OPC pattern은 1.5배 수준이다.

 

글을 쭉 보고, 그리고 이전에 언급하였 듯, Throughput을 제외하고 기본적으로 Photolithography와 유사하다.

Exposure, etch, develop, Measurement/Inspection, Cleaning... 전부 반도체 8대 공정이니 뭐니 하는것들이다.

Particle 오염 방지를 위해 pellicle이 부착되어 있는데, EUV는 (TSCM, 오타정정 241206) TSMC 뺴고 잘 안쓰고있다.

삼성은 아직 도입전,참고로 32nm Node를 위해 50매의 mask 필요하고 16n는 75매 정도 필요하다.